Escudo de la República de Colombia
Sistema Nacional de Biliotecas - Repositorio Institucional Universidad Nacional de Colombia Biblioteca Digital - Repositorio Institucional UN Sistema Nacional de Bibliotecas UN

Implementación en FPGA del algoritmo AES-128 en modos de operación no realimentados

Guzmán, Ian Carlo and Nieto, Rubén Darío and Bernal, Álvaro (2016) Implementación en FPGA del algoritmo AES-128 en modos de operación no realimentados. DYNA, 83 (198). pp. 37-43. ISSN 2346-2183

Texto completo

[img]
Vista previa
PDF - Versión Publicada
Available under License Creative Commons Attribution Non-commercial No Derivatives.

941kB

URL oficial: https://revistas.unal.edu.co/index.php/dyna/articl...

Resumen

En este artículo, presentamos una implementación hardware segmentada del algoritmo AES-128 en modos de operación no realimentados (ECB, CTR). La arquitectura fue implementada en la FPGA Virtex 5 de Xilinx. Dos modos de operación (ECB,CTR) para encriptación y desencriptación de acuerdo a uso de recursos, rendimiento y seguridad fueron comparados. Una frecuencia de reloj de 272.59Mhz para el proceso de encriptación ECB fue obtenida, la cual es equivalente a un rendimiento de 34.89 Gb/s. Además, una frecuencia de reloj de 199.48Mhz para el proceso de desencriptación, equivalente a un rendimiento de 25.5Gb/s fue obtenido. En el modo CTR, una frecuencia de reloj de 272.59Mhz. equivalente a un rendimiento de 34.89Gb/s fue obtenido., In this paper, we present a hardware implementation of the pipelined AES-128 algorithm that works on non-feedback modes of operation (ECB and CTR). The architecture was implemented using the Xilinx Virtex 5 FPGA platform. We compared two modes of operation (ECB, CTR) for encryption and decryption according to device utilization, throughput, and security. A clock frequency of 272.59Mhz for the ECB encryption process was obtained, which is equivalent to a throughput of 34.89 Gb/s. Also, we obtained a clock frequency of 199.48Mhz for the decryption process, which is equivalent to a throughput of 25.5Gb/s. In CTR mode, we obtained a clock frequency of 272.59Mhz, which is equivalent to a throughput of 34.89Gb/s.

Tipo de documento:Artículo - Article
Palabras clave:AES, G(2^8)(2^8), ECB, CTR, Pipelined, Throughput., AES, G(2^8)(2^8), ECB, CTR, Segmentado, Rendimiento
Temática:6 Tecnología (ciencias aplicadas) / Technology > 62 Ingeniería y operaciones afines / Engineering
Unidad administrativa:Revistas electrónicas UN > Dyna
Código ID:58847
Enviado por : Dirección Nacional de Bibliotecas STECNICO
Enviado el día :31 Oct 2017 17:20
Ultima modificación:27 Noviembre 2017 22:04
Ultima modificación:27 Noviembre 2017 22:04
Exportar:Clic aquí
Estadísticas:Clic aquí
Compartir:

Solamente administradores del repositorio: página de control del ítem

Vicerrectoría de Investigación: Número uno en investigación
Indexado por:
Indexado por Scholar Google WorldCat DRIVER Registry of Open Access Repositories OpenDOAR Metabiblioteca BDCOL OAIster Red de repositorios latinoamericanos DSpace BASE Open archives La referencia Colombiae Open Access Theses and Dissertations Tesis latinoamericanas CLACSO
Este sitio web se ve mejor en Firefox